概要

QFX5220、QFX5230、QFX5240、QFX5241、QFX5250スイッチの位置決め

QFX5220、QFX5230、QFX5240、QFX5241、QFX5250スイッチの主な市場ポジショニング要素は次のとおりです。

• リーフスパインアーキテクチャ: 水平方向の拡張を可能にするリーフ/スパインアーキテクチャ向けに最適化されています。つまり、ネットワークを再設計するのではなく、リーフスイッチまたはスパインスイッチを追加できます。

• 最新のデータセンターに最適: データセンター環境およびIPファブリックアーキテクチャを対象としています。

• 高度なネットワーク仮想化と自動化: 大規模な拡張性、高速コンバージェンス、効率的なマルチテナント分離を提供する、大規模データセンターファブリック向けにジュニパーが推奨するオーバーレイ技術であるEVPN-VXLANをサポートします。

  注:この機能はQFX5250ではサポートされていません。

• 統合されたJunos OSエクスペリエンス: ファブリック全体で一貫した運用モデルを提供し、構成ドリフトを軽減し、導入とトラブルシューティングを迅速化します。

• 高可用性と信頼性: アプリケーションの応答時間を最小限に抑え、負荷時の遅延の急増を回避します。

データパケット処理アーキテクチャ

すべてのQFXシリーズスイッチのデータパケット転送プロセスはほぼ同じです。データパケットがQFXシリーズスイッチに入ると、 図2に示すように、異なるブロックまたはレベルを通過します。大まかに言うと、データパケットは、ingressパイプライン、メモリ管理ユニット(MMU)、egressパイプラインの3つの段階を経ます。

この図は、データパケットがスイッチのingressパイプライン、メモリ管理ユニット、およびegressパイプラインを介して処理されていることを示しています。各機能ブロックの役割は次のとおりです。

• ingressパイプラインは、インテリジェントパーサー、L2スイッチング、L3ルーティング、ingress ACLの4つのブロックで構成されています。

  • インテリジェントパーサーは、受信パケットを分析し、L2およびL3ヘッダーを識別し、イングレスポートがVLAN対応かルーティング対応かを判断し、解析された情報をダウンストリーム処理用のメタデータに変換します。

  • L2スイッチングブロックは、VLANメンバーシップとタグ付けのチェックを実行し、送信元MACアドレスを学習して、宛先MACアドレスを検索します。既知のユニキャストは適切なエグレスポートに転送され、不明なユニキャストはVLAN内でフラッディングされます。イングレスポートがVLANに対応していない場合、パケットはこのブロックをバイパスします。

  • L3ルーティングブロックは、ルーティングが有効なポートで受信したパケットを処理します。パケットの宛先がデバイスであるかどうかを確認し、ルーティングテーブル検索を実行します。パケットは宛先IPに転送されるか、破棄されます。フラッディングは実行されません。

  • Ingress ACLブロックは、パケットフィルタリング、フィールド書き換え、レート制限、カウント、リダイレクト、セキュリティ適用などのポリシーアクションを、先に解析したフィールドに基づいて適用します。

• MMU は、イングレス パイプラインとエグレス パイプラインを接続します。ingressパイプラインによって書き込まれたパケットは、egressパイプラインに転送される前に、メモリに保存され、内部スケジューラによって優先度に基づいてスケジューリングされます。

• egressパイプラインは、egress parser、egress ACL、パケット変更ブロックで構成されています。

  • EgressParserブロックは、パケットヘッダーを再解析し、egress処理用のメタデータを生成します。

  • Egress ACLブロックは、パケットヘッダーとポート情報を使用してegress側のポリシーを適用します。

  • パケット変更ブロックは、フロントパネルポートからパケットを送信する前に、宛先MACアドレスやIPヘッダー情報などのフィールドを更新します。