階層型CoSキューのジッター低減

キューの最大数の関数としてのキュージッター

モジュラー インターフェイス カード(MIC)またはモジュラー ポート コンセントレータ(MPC)の各キューイング チップは、スケジューリング階層の各レベルで使用可能なシェーパーにシェーパー クレジットを更新するレート ホイール スレッドを内部的にホストします。各階層レベルでは、この更新期間の長さによって、日程計画の 2 つの主要な特性が決まります。

• キューがドロップせずにパケットを渡すために必要な最小バッファー。

• キューで発生した ジッター の程度。

各階層レベルでは、レートホイールの更新期間の長さは、そのノードレベルで有効になっているエンティティの数によって異なります。トラフィックはレベル 5(キュー)でキューイングされ、レベル 1(ポート)までスケジュールされるため、レベル   5 で有効になっているエンティティ(キュー)の数によって、スケジューリング階層の他のレベルで有効になっているエンティティ(論理インターフェイス、インターフェイス セット、またはポート)の数が決まります。拡張により、特定のスケジューラ ノード階層で有効になっているキューの数によって、すべての階層レベルでの更新期間の長さが決まります。したがって、階層型キューイング MIC または MPC でサポートされるキューの最大数を制限すると、キューのジッターを削減できます。階層キューイング、MIC、または MPC ごとに許可されるキューの最大数を設定するには、 階層レベルに ステート メントを含め max-queues ます [edit chassis fpc slot-number] 。

階層キューイング MIC および MPC のデフォルト最大キュー数

MIC または MPC の QX チップは、2 つの対称的な半分で構成され、各半分は最大 64 K のキュー(QX チップあたり 128 K のキュー)をサポートします。XFP と MPC1_Q ラインカードを搭載した 2 ポートおよび 4 ポートの 10 ギガビット イーサネット MIC は、1 つのチップセットを持ち、1 つの QX チップの 2 つのパーティションに分散された最大 128 K のキューをサポートできます。MPC2 Q および MPC2 EQ ライン カードには 2 つのチップセットがあり、2 つの QX チップの 4 つのパーティションに分散された最大 256 K のキューをサポートできます。

表 1 に、デフォルトでサポートされるキューの最大数と、階層キューイング MIC または MPC ごとに対応するレート ホイールの更新期間を示します。

表 1: デフォルトの最大キューとそれに対応するレート ホイールの更新期間

ルーター モデル	階層キュー イング MIC または MPC	最大キュー数	レート ホイール更新 期間
MX5、MX10、MX40、 MX80 モジュラー	2 ポート 10 ギガビット イーサネット MIC (XFP) シャーシベースボードは、スタンドアロンモードで動作する1つのチップセットベースのパケット転送エンジンプロセスをホストしています。1 つの QX チップは 2 つのパーティションで構成され、それぞれがエグレス ポート用に 64 K のキューをサポートします。	128K	1.6 ミリ秒
MX240、MX480、MX960、MX2010、 およびMX2020	MPC1 Q MPC1 Q ライン カードは、ファブリック モードで動作する 1 つのチップセットベースのパケット転送エンジン プロセスをホストします。1 つの QX チップは 2 つのパーティションで構成され、それぞれがエグレス ポート用に 64 K のキューをサポートします。	128K	1.6 ミリ秒
	MPC2 Q MPC2 Q ラインカードは、ファブリックモードで動作する 2 つのチップセットベースのパケット転送エンジンプロセスをホストします。2 つの QX チップは 4 つのパーティションで構成され、それぞれがエグレス ポート用に 64 K のキューをサポートします。	256K	1.6 ミリ秒
	MPC2 EQ MPC2 EQラインカードは、ファブリックモードで動作する2つのチップセットベースのパケット転送エンジンプロセスをホストします。2 つの QX チップは 4 つのパーティションで構成され、それぞれがエグレス ポート用に 64 K のキューをサポートします。	256K	2.6 ミリ秒

階層型キューイング MIC と MPC を設定して、キューの最大数の削減をサポートできます。これにより、QXチップで使用されるレートホイールの更新期間が短縮され、ラインカードでホストされているエグレスインターフェイスのキュー内のジッターが減少します。

レートホイール更新期間の関数としてのシェーピングレート粒度

QXチップレートホイールの更新期間を短くすると、階層スケジューリングキューのジッターが減少するだけでなく、シェーピングの粒度が間接的に増加します。

特定のポートラインレートおよびスケジューリング階層レベルでは、シェーピング粒度は、最小シェーパークレジットサイズと、ラインカードでサポートされているキューの数の結果として有効なレートホイール更新期間の関数です。

表 2 は、非拡張階層キューイング MIC および MPC ライン カードのシェーピング粒度の計算方法と、最小シェーパー クレジット サイズとレート ホイール更新期間のデフォルト値を示しています。

表 2: 非拡張キューイング MIC および MPC のデフォルトのシェーピング粒度

ポート タイプ	階層 レベル	非拡張 キューイング MIC または MPC  のデフォルト		シェーピング 粒度の計算
		最小 クレジット	更新 期間
1Gbpsキューイング	レベル 1 (ポート)、レベル  4 (キュー)	4 bytes  =   32 bits	13.33 ms  =  0.01333 sec	32 bits  /  0.01333 sec  =    2.4 Kbps
	レベル 2、レベル  3	16 bytes  =  128 bits	1.66 ms  =  0.00166 sec	128 bits  /  0.01333 sec  =   9.6 Kbps
10 Gbpsキューイング	レベル 1 (ポート)、レベル  4 (キュー)	16 bytes  =  128 bits	13.33 ms  =  0.01333 sec	128 bits  /  0.01333 sec  =   9.6 Kbps
	レベル 2、レベル  3	64 bytes  =  512 bits	1.66 ms  =  0.00166 sec	512 bits  /  0.01333 sec  =  38.4 Kbps