MX10004およびMX10008上のJNP10K-LC480、JNP10K-LC4800、JNP10K-LC4802ラインカードのタイミング機能

JNP10K-LC480、JNP10K-LC4800、JNP10K-LC4802ラインカードを搭載したMX10004およびMX10008ルーターは、SyncE、SyncE over LAG、G.8275.1 Telecomプロファイル、G.8275.1 over LAGをサポートします。

JNP10K-LC480、JNP10K-LC4800、JNP10K-LC4802ラインカードを搭載したMX10004ルーターとMX10008ルーターは、同期イーサネット(SyncE)、SyncE over LAG、G.8275.1 Telecomプロファイル、G.8275.1 over LAGをサポートします。サポートには以下が含まれます。

• 同一または異なるFPCからのプライマリおよびセカンダリSyncEソースとのLAGインターフェイス上のSyncEおよびSyncEのサポート。

• 通常の時間におけるハイブリッドモードと動作のバウンダリークロックモードをサポートします。位相と時間はPTPパケットを介して送信され、周波数はSyncEを使用してイーサネット物理層を介して送信されます。SyncEベースの周波数伝送がより正確であるため、この設定は有益です。ハイブリッドモードでSyncEソースが失われた場合、システムは周波数のホールドオーバーモードで動作し、位相と時間についてはPTPを使用し続けます。

• G.8275.1 Telecomの通常の時間LAGの有無にかかわらず、レシーバークロックとバウンダリークロックをサポートします。

• ネイティブVLANでG.8275.1 PTPをサポートします。

• パスの非対称性(timeReceiverからtimeTransmitter)を補正するために、timeReceiverポートでの非対称性値の設定のサポート。

• 測定目的で10MHzのGPS出力と1PPS出力をサポート—ノードがPTP境界または通常のtimeReceiverクロックとして設定されている場合、出力PTPクロック(10Mhzおよび1PPS)の品質を監視できます。このノードは、ネットワーク内のクロック監視ノードとして使用できます。

• LAGの有無にかかわらずPTPoEステートフルポートのサポート—ステートフルポートはバウンダリークロックモードでのみサポートされ、通常のクロックモードではサポートされません。PTPステートフルポートは、LAGインターフェイス上にも設定できます。ただし、システム内に他の明示的な timeReceiver ポートがある場合、ステートフル ポートはサポートされません。

サポートには、以下の制限が適用されます。

• JNP10K-LC480の場合、MPCS(0)ファームウェアバージョンが0.31.0以上であることを確認してください。

• 最大8個のインターフェイスをSyncEクロックソースとして設定でき、これは集合型イーサネットにも適用できます。

• PTPoEの場合、ステートフルポートとtimeReceiverポートは一緒にサポートされていません。

• 単一のPTP over LAGインターフェイスの場合、システムは正確に2つのポートの設定をサポートします。一方のポートはプライマリとして指定され、もう一方はセカンダリとして指定されます。

• PTPのヒットレススイッチオーバーは、GRES ではサポートされていません。スイッチオーバーが発生すると、PTPサーボの状態は FREERUN 状態から ACQUIRING 状態へと始まり、最後に PHASE-ALIGNED 状態へと変化します。

• 同じポートが複数のAEのプライマリPTPインターフェイスまたはセカンダリPTPインターフェイスとして設定されている場合、システムアラートは表示されません。

• PTP over LAG構成内の両方のデバイスのプライマリインターフェイスとセカンダリインターフェイスは、一貫性と信頼性の高い時刻同期を確保するために、同じである必要があります。同じでない場合は、システムアラートは送信されません。

• 特定の周波数のみが、SyncE から PTP 1PPS へのノイズ伝達テストに合格します。

• PTPステートフルポートではSNMPサポートは提供されていません。