Help us improve your experience.

Let us know what you think.

Do you have time for a two-minute survey?

 
 

スケジューラ マップとシェーピング レートを DLCI および VLAN に適用

デフォルトでは、出力スケジューリングは論理インターフェイスでは有効になっていません。シェーピングが設定されていない論理インターフェイスは、デフォルトのスケジューラを共有します。このスケジューラは、0 に等しいCIR(コミットされた情報レート)を持っています。(CIR は保証レートです)。デフォルトスケジューラは、物理インターフェイス シェーピング レートに等しいPIR(ピーク情報レート)を持っています。

メモ:

シェーピング レートを適用する場合、物理インターフェイスのトランジット統計情報はパケット転送エンジンから取得されますが、トラフィック統計情報は PIC によって提供されます。したがって、PIC にシェーピングが適用されている場合、トランジット統計フィールドのパケット数は、トラフィック統計情報のカウントと常に一致するとは限りません。たとえば、IPv6 トランジット統計情報は、インターフェイス上のトラフィック統計情報と必ずしも一致するとは限りません。ただし、論理インターフェイス(DLCI)レベルでは、トランジットとトラフィックの両方の統計情報がパケット転送エンジンから取得され、違いは表示されません。

論理インターフェイス スケジューリング ( ユニット単位スケジューリングとも呼ばれます)を使用すると、論理インターフェイス上で複数の出力キューを有効にし、キューごとにカスタマイズされた出力スケジューリングとシェーピングを関連付けることができます。

メモ:

イングレス スケジューリングでは、論理インターフェイス スケジューリングはサポートされていません。

論理インターフェイス スケジューリングは、次の PIC で設定できます。

  • マルチサービスとサービスPIC、リンクサービスIQ(lsq-)インターフェイス

  • チャネライズドE1 IQ PIC

  • チャネライズドOC3 IQ PIC

  • チャネライズドOC12 IQ PIC(ユニットごとのスケジューリングは、このPIC上で設定されたT1インターフェイスではサポートされていません)。

  • チャネライズドSTM1 IQ PIC

  • チャネライズドT3 IQ PIC

  • E3 IQ PIC

  • ギガビット イーサネットIQ PIC

  • ギガビット イーサネットIQ2 PIC

  • IQE PIC

論理インターフェイス スケジューリングは、次の MIC と MPC、およびキューイング チップを含む任意の MPC で設定できます。

  • 10GE MPC x 16

  • MPC3E:

    • 10GE MIC x 2(XFP 搭載)

    • 10 GE MIC x 10(SFP+ 搭載)

    • 40GE MIC x 2(QSFP+ 搭載)

    • 100GE MIC x 1(CXP 搭載)

  • MPC4E:

    • 10GE x 32(SFPP 搭載)

    • 100GE x 2 + 10GE x 8(SFPP 付き)

  • MPC6E:

    • 10GE MIC x 24(SFPP 搭載)

    • 10GE MIC x 24(SFPP OTN 搭載)

    • 100GE MIC x 2(CFP2 OTN 搭載)

    • 100GE MIC x 4(CXP 搭載)

チャネライズドおよびギガビット イーサネットIQ PICの場合のみ、VLANまたはDLCIのシェーピングレートを設定し、階層レベルでステートメントを含 shaping-rate めて物理インターフェイスを [edit class-of-service traffic-control-profiles] オーバーサブスクリプションできます。この設定アプローチでは、「 オーバーサブスクリプション インターフェイス帯域幅」で説明されているように、遅延バッファ レートを個別に制御できます。

物理インターフェイス(、、、などge-0/0/0)は、t3-0/0/0t3-0/0/0:0その物理インターフェイスに関連するカプセル化タイプを使用したスケジューリングをサポートします。1 つのポートでは、1 つ以上の関連する論理インターフェイスにスケジューリングを適用する場合、物理インターフェイスにスケジューリングを適用できません。

ギガビット イーサネットIQ2 PIC PICの場合のみ、階層トラフィック シェーピングを設定できます。つまり、シェーピングは物理インターフェイスと論理インターフェイスの両方で実行されます。入力トラフィックのスケジューリングと共有スケジューリングを設定することもできます。詳細については、 拡張IQ2 PICのCoSの概要を参照してください。

論理インターフェイス(、 t3-0/0/0.0ge-0/0/0.0t1-0/0/0:0.1など)は、DLCI または VLAN でのみスケジューリングをサポートします。さらに、IQ を持っていない PIC では、論理インターフェイス スケジューリングはサポートされていません。

メモ:

Junos OS 実装では、論理インターフェイスという用語は通常、ステートメントを階層レベルに含めて設定するunitインターフェイスを[edit interfaces interface-name]指します。そのため、論理インターフェイスは、インターフェイス名の末尾に論理ユニット番号1が含まれるようにge-0/0/0.1t1-0/0/0:0.1記述子を持logicalちます。

チャネライズド インターフェイスは一般に論理インターフェイスまたは仮想インターフェイスと考えられていますが、Junos OS はチャネライズド IQ PIC 内の T3、T1、NxDS0 インターフェイスを物理インターフェイスとして認識します。たとえば、t3-0/0/0 t3-0/0/0:1 Junos OS によって物理インターフェイスとして扱われます。これに対してt3-0/0/0:1.2t3-0/0/0.2論理インターフェイスはインターフェイス名の.2末尾にあるため、論理インターフェイスと見なされます。

[edit class-of-service]階層レベルでは、論理インターフェイスにプロパティを.logical割り当てるときに記述子を使用することはできません。代わりに、ステートメントを設定にunit含める必要があります。例えば:

表 1 は、きめ細かなキューイングとスケジューリングをサポートするインターフェイス/PIC を示しています。

表 1:インターフェースまたは PIC タイプごとのきめ細かなキューイングとスケジューリングのサポート

インターフェイス タイプ

PIC タイプ

サポート

設定例

IQ PIC

物理インターフェイス

ATM2 IQ

はい

サポートされる構成の例:

[edit class-of-service interfaces at-0/0/0]
scheduler-map map-1; 																			

IQ PIC 上に設定されたチャネライズド インターフェイス

チャネライズドDS3 IQ

はい

サポートされる構成の例:

[edit class-of-service interfaces t1-0/0/0:1]
scheduler-map map-1;

IQ PIC上に設定された論理インターフェイス(DLCIおよびVLANのみ)

VLANタギングを有効にしたギガビット イーサネットIQ

はい

サポートされる構成の例:

[edit class-of-service interfaces ge-0/0/0 unit 1]
scheduler-map map-1;

フレーム リレー カプセル化を使用した E3 IQ

はい

サポートされる構成の例:

[edit class-of-service interfaces e3-0/0/0 unit 1]
scheduler-map map-1;

チャネライズドOC3 IQ、フレームリレーカプセル化

はい

サポートされる構成の例:

[edit class-of-service interfaces t1-1/0/0:1:1 unit 0]
scheduler-map map-1;

チャネライズドSTM1 IQ、フレームリレーカプセル化

はい

サポートされる構成の例:

[edit class-of-service interfaces e1-0/0/0:1 unit 1]
scheduler-map map-1;

チャネライズドT3 IQ、フレームリレーカプセル化

はい

サポートされる構成の例:

[edit class-of-service interfaces t1-0/0/0 unit 1]
scheduler-map map-1;

IQ PIC上に設定された論理インターフェイス(DLCIまたはVLANではないインターフェイス)

Cisco HDLC カプセル化を使用した E3 IQ PIC

いいえ

いいえ

LLC/SNAPカプセル化を備えたATM2 IQ PIC

いいえ

いいえ

PPP カプセル化を使用したチャネライズド OC12 IQ PIC

いいえ

いいえ

非 IQ PIC

物理インターフェイス

T3

はい

サポートされる構成の例:

[edit class-of-service interfaces t3-0/0/0]
scheduler-map map-1;

チャネライズドOC12 PIC

チャネライズドOC12

はい

サポートされる構成の例:

[edit class-of-service interfaces t3-0/0/0:1]
scheduler-map map-1;

チャネライズド インターフェイス(チャネライズド OC12 PIC を除く)

チャネライズドSTM1

いいえ

いいえ

論理インターフェイス

高速イーサネット

いいえ

いいえ

ギガビット イーサネット

いいえ

いいえ

ATM1

いいえ

いいえ

チャネライズドOC12

いいえ

いいえ

表 2 は、きめ細かなキューイングとスケジューリングをサポートする MIC と MPC を示しています。

表 2:MIC タイプまたは MPC タイプによるきめ細かなキューイングおよびスケジューリング のサポート

MPC

マイク

サポート

設定例

固定構成 MPC

10GE MPC x 16

いいえ

はい

[edit class-of-service interfaces ge-0/0/0 unit 1]
scheduler-map map-1;

10GE MPC4E x 32

いいえ

はい

[edit class-of-service interfaces ge-0/0/0 unit 1]
scheduler-map map-1;

100GE x 2 + 10GE MPC4E x 8

いいえ

はい

[edit class-of-service interfaces ge-0/0/0 unit 1]
scheduler-map map-1;

6 x 40GE + 24 x 10GE MPC5E

いいえ

いいえ

いいえ

6 x 40GE + 24 x 10GE MPC5EQ

いいえ

はい

[edit class-of-service interfaces ge-0/0/0 unit 1]
scheduler-map map-1;

100GE x 2 + 10GE MPC5E x 4

いいえ

いいえ

いいえ

100GE x 2 + 10GE MPC5EQ x 4

いいえ

はい

[edit class-of-service interfaces ge-0/0/0 unit 1]
scheduler-map map-1;
MPC

MPC1

いいえ

いいえ

いいえ

MPC1E

いいえ

いいえ

いいえ

MPC1 Q

サポートされている MIC

はい

サポートされる構成の例:

[edit class-of-service interfaces ge-0/0/0 unit 1]
scheduler-map map-1;

MPC1E Q

サポートされている MIC

はい

サポートされる構成の例:

[edit class-of-service interfaces ge-0/0/0 unit 1]
scheduler-map map-1;

MPC2

いいえ

いいえ

いいえ

MPC2E

いいえ

いいえ

いいえ

MPC2 Q

サポートされている MIC

はい

サポートされる構成の例:

[edit class-of-service interfaces ge-0/0/0 unit 1]
scheduler-map map-1;

MPC2E Q

サポートされている MIC

はい

サポートされる構成の例:

[edit class-of-service interfaces ge-0/0/0 unit 1]
scheduler-map map-1;

MPC2 EQ

サポートされている MIC

はい

サポートされる構成の例:

[edit class-of-service interfaces ge-0/0/0 unit 1]
scheduler-map map-1;

MPC2E EQ

サポートされている MIC

はい

サポートされる構成の例:

[edit class-of-service interfaces ge-0/0/0 unit 1]
scheduler-map map-1;

MPC2E P

いいえ

いいえ

いいえ

MPC3E

SFP+ 搭載の 10 ギガビット イーサネット MIC

はい

サポートされる構成の例:

[edit class-of-service interfaces xe-0/0/0 unit 1]
scheduler-map map-1;

QSFP+ 搭載の 40 ギガビット イーサネット MIC

はい

サポートされる構成の例:

[edit class-of-service interfaces et-0/0/0 unit 1]
scheduler-map map-1;

CXP を使用した 100 ギガビット イーサネット MIC

はい

サポートされる構成の例:

[edit class-of-service interfaces et-0/0/0 unit 1]
scheduler-map map-1;

MPC6E

サポートされている MIC

はい

サポートされる構成の例:

[edit class-of-service interfaces et-0/0/0 unit 1]
scheduler-map map-1;

論理インターフェイスでスケジューリングを設定するには、次の手順に基づいて設定します。

  1. 階層レベルでステートメントを含 per-unit-scheduler めて、インターフェイスでユニット単位のスケジューリングを [edit interfaces interface-name] 有効にします。

    ステートメントをper-unit-scheduler含める場合は、階層レベルでステートメントまたはflexible-vlan-taggingステートメント(VLAN にスケジューリングを適用する)またはencapsulation frame-relayステートメント(DLCI にスケジューリングを適用する)[edit interfaces interface-name]も含めるvlan-tagging必要があります。

    このステートメントを含めると、サポートされるVLANの最大数は、シングルポートギガビットイーサネットIQ PICで768です。デュアルポート ギガビット イーサネット IQ PIC では、最大数は 384 です。

    非キューイング MPC の拡張情報については、「 非キューイング MPC での VLAN 単位 キューイングのスケーリング」を参照してください。

  2. ステートメントを階層レベルに含めて scheduler-map 、スケジューラをインターフェイスに [edit class-of-service interfaces interface-name unit logical-unit-number] 関連付けます。

    または、スケジューラをインターフェイスに関連付けるには、ステートメントを scheduler-map 階層レベルに [edit class-of-service traffic-control-profiles traffic control profile name] 含めてから、そのステートメントを output-traffic-control-profile 階層レベルに [edit class-of-service interfaces interface name unit logical unit number] 含めます。

  3. 階層レベルでステートメントを含めて、 shaping-rate インターフェイス上でシェーピングを [edit class-of-service interfaces interface-name unit logical-unit-number] 設定します。

    メモ:

    シェーピング レートをトラフィック制御プロファイルに適用することもできます。

    デフォルトでは、論理インターフェイス帯域幅は、デフォルトの帯域幅処理を必要とする論理インターフェイスの数の未使用帯域幅の平均です。bps のピーク帯域幅レートは、完全な 10 進数または 10 進数の後に省略形 k(1000) m 、(1,000,000)、または g(1,000,000,000)のいずれかを指定できます。範囲は 1000~6,400,000,000,000 bps です。IQ2 ギガビット イーサネット PIC の場合、最小は 80,000 bps、IQ2 10 ギガビット イーサネット PIC の場合、最小は 160,000 bps です。16x10GE MPCの場合、最小は250,000 bpsで、MPC3E、MPC4E、MPC6Eの場合、最小は292,000 bpsです。

    リンク サービス インターフェイス上の FRF.16 バンドルでは、割合に基づいたシェーピング レートのみがサポートされます。