Présentation du logiciel de diagnostic Packet Flow Accelerator et d’autres utilitaires

Ports A

Les interfaces xe-0/0/24 à xe-0/0/39 sur le moteur de transfert de paquets (PFE) du commutateur QFX5100-24Q-AA se connectent aux ports B du module FPGA du module d’extension QFX-PFA-4Q. Les ports A nécessitent les ports B correspondants sur le module FPGA. Vous pouvez gérer ces interfaces via Junos OS.

Ports B

Les ports internes 10 Gigabit Ethernet se connectent au module FPGA du module QFX-PFA-4Q, qui se connecte ensuite aux ports A du PFE du commutateur QFX5100-24Q-AA. La convention d’attribution de noms de ces ports est déterminée par la machine virtuelle invitée. La machine virtuelle invitée contrôle le module FPGA.

Ports C

Quatre ports Ethernet 40 Gigabit orientés vers l’avant du module QFX-PFA-4Q se connectent au module FPGA du commutateur QFX5100-24Q-AA et aux ports F du commutateur QFX5100-24Q-AA. La machine virtuelle invitée contrôle le module FPGA.

Ports en D

Deux ports internes Ethernet 10 Gigabit situés à l’moteur de transfert de paquets du commutateur QFX5100-24Q-AA se connectent à la carte réseau Ethernet du commutateur QFX5100-24Q-AA. La convention de nommage de ces ports est la même que celle utilisée pour les ports F. Vous pouvez gérer ces ports via Junos OS.

Ports F

Vingt-quatre ports Ethernet 40 Gigabit orientés vers l’avant sur le commutateur QFX5100-24Q-AA. Ces ports contiennent un préfixe « et » lorsqu’ils sont en mode 40 Gigabit Ethernet. Si vous canalisez ces interfaces, le préfixe est « xe ». Vous pouvez gérer ces ports via Junos OS.

Ports NIC

Les interfaces internes xe-0/0/40 et xe-0/0/41 du commutateur QFX5100-24Q-AA se connectent au PFE pour être utilisées sur la machine virtuelle invitée. Les ports de carte réseau remplissent les mêmes fonctions que n’importe quel autre port de carte réseau du système d’exploitation Linux. Les ports de la carte réseau ne fonctionnent que si le module QFX-PFA-4Q est installé.

FPGABasic

Teste le fonctionnement de base du FPGA.

Configure le FPGA et lit quelques registres simples sur PCI Express.

Aucun.

Test rapide et rodage

En cas d’échec dans ce test, la ikondiag commande génère des messages d’erreur et d’état de test normaux, puis se termine par un autre message d’erreur. Vous ne pouvez pas continuer les tests car tous les tests reposent sur la fonctionnalité testée par celui-ci.

Pcie

Vérifie la fonctionnalité et la stabilité des transferts en masse de données PCIe.

Boucle à plusieurs reprises les données pseudo-aléatoires générées sur le processeur vers le FPGA, puis vers le processeur. Les données renvoyées sont vérifiées sur le processeur.

-i <n> nombre de répétitions (par défaut = 1 test rapide, 10 000 rodages)

-j <n> taille du transfert individuel en Mebioctets (par défaut = 100 Mio).

Test rapide et rodage

Ce test signale des valeurs de données erronées et des décalages dans le transfert de données. En cas d’échec dans ce test, la commande ikondiag affichera des messages d’état et d’erreur de test normaux, puis se terminera par une autre erreur. Vous ne pouvez pas poursuivre d’autres tests, car tous les tests reposent sur des fonctionnalités testées par ce test.

Module DIMM

Vérifie la fonctionnalité de requête SPD et vérifie que les barrettes DIMM correctes sont installées.

Lit les données des périphériques SPD sur les modules DIMM, signale le contenu, vérifie les valeurs erronées et vérifie :

• Données de pièce DIMM par rapport aux données de pièce attendues.

• La température du SPD est dans la plage de fonctionnement nominale.

Aucun.

Test rapide et rodage

Si des valeurs sont inattendues, le test signale les valeurs erronées et fournit les valeurs et les plages attendues.

DRAMMemory

Teste la fonctionnalité de transfert de données et la stabilité des périphériques de mémoire DRAM attachés au FPGA.

• Vérifie que les PHY sont correctement initialisés.

• Effectue de façon répétée les tâches suivantes :

  • Écrit en mémoire à partir du FPGA

    • Chaque passe bascule les données entre : zéros, uns, compteur, aléatoire, zéros, aléatoire, uns, aléatoire.

  • Boucle la mémoire à l’intérieur du FPGA (lectures et écritures simultanées).

  • Vérifie la mémoire du FPGA

-i <n> varier le nombre d’itérations) default = 1 pour le test rapide, 500 pour le burn-in)

Test rapide et rodage

Ce test indique le nombre d’erreurs lors de la vérification. Le nombre d’erreurs est spécifié sous la forme d’un nombre cumulé d’erreurs par voie d’octet et par module DIMM.

QSFPEthernet

Vérifie le bon fonctionnement des liaisons Ethernet (QSFP).

Génère, reçoit et vérifie que les trames Ethernet sont au débit de ligne via le module FPGA. Le contenu et la longueur des paquets sont constitués de données pseudo-aléatoires.

Pendant le fonctionnement, les connexions QSFP sont toutes canalisées pour utiliser 10 Gigabit Ethernet, les 32 canaux Ethernet fonctionnant en parallèle en mode duplex intégral.

-i <n> nombre variable d’itérations (par défaut = 1 000 pour le test rapide, 1e9 pour le burn-in)

Test rapide et rodage

Si le nombre de paquets envoyés ou reçus correctement est vérifié comme n’étant pas égal, ce test est considéré comme un échec et les écarts entre ces quantités sont signalés. Ce test échoue si les connexions Ethernet externes ne sont pas configurées pour le bouclage.

QSFPI2C

Vérifie s’il y a un accès aux quatre modules QSFP situés à l’avant du module QFX-PFA-4Q .

Effectue la lecture des registres dans les modules I2C et vérifie que les résultats sont conformes aux attentes. Pour réussir ce test, les supports QSFP doivent être insérés dans les quatre ports du module QFX-PFA-4Q. Tout type de support externe peut être utilisé (par exemple, des câbles DAC, un bouclage en cuivre, des modules et des modules optiques).

Aucun.

Test rapide et rodage

Ce test échoue s’il ne peut pas détecter la présence d’un module QSFP ou si les valeurs qu’il lit sont inattendues.

Stress

Exerce toutes les E/S haute vitesse en parallèle.

Exercez toutes les E/S haute vitesse connectées au FPGA en parallèle, y compris :

• DRAM

• QDR

• Ethernet

Chaque sous-système de test est testé de la même manière que les tests individuels décrits précédemment.

-i <n> nombre variable d’itérations) default = 1 pour le test rapide, 1 000 pour le burn-in)

Test rapide et rodage

En cas de défaillance d’un sous-système, le test est arrêté. Le premier sous-système détecté comme étant défaillant est signalé.

PTP

Vérifie le fonctionnement des diverses fonctions de synchronisation temporelle attachées au FPGA du module QFX-PFA-4Q.

Effectue divers tests sur la fonctionnalité de synchronisation temporelle du module QFX-PFA-4Q.

Les sous-tests couverts par ce test sont les suivants :

• Vérification des communications jointes au PFE.

• Test du PHY PTP

  • Configuration de base.

  • Ligne d’interruption attachée au FPGA.

  • Bouclage Ethernet 1 Gigabit (nécessite un support de bouclage externe).

  • Module QFX-PFA-4Q : synchronisation temporelle, générateurs d’horloge et routage de rétroaction.

  • Port UART ToD (nécessite un support de bouclage externe).

Aucun.

Test rapide et rodage

Une défaillance dans l’un des sous-systèmes ci-dessus entraîne l’échec de l’ensemble du test et génère un rapport à la fin du test qui indique l’état de réussite et d’échec des sous-tests.

./run_ptp_test

Vérifie la fonctionnalité des diverses fonctions de synchronisation temporelle attachées au FPGA du module QFX-PFA-4Q.

Effectue divers tests sur la fonctionnalité de synchronisation temporelle du module QFX-PFA-4Q.

Les sous-tests couverts par ce test sont les suivants :

• Vérification des communications jointes au PFE.

• Test du PHY PTP

  • Configuration de base.

  • Ligne d’interruption attachée au FPGA.

  • Bouclage Ethernet 1 Gigabitth (nécessite un support de bouclage externe).

  • Module QFX-PFA-4Q : synchronisation temporelle, générateurs d’horloge et routage de rétroaction.

  • Port UART ToD (nécessite un support de bouclage externe).

Aucun.

Aucun. Ce test doit être exécuté manuellement.

Une défaillance dans l’un des sous-systèmes ci-dessus entraîne l’échec de l’ensemble du test et génère un rapport à la fin du test qui indique l’état de réussite et d’échec des sous-tests.

ikon_led_toggle

Clignote les voyants du module QFX-PFA-4Q pour une inspection visuelle.

Les voyants suivants du module QFX-PFA-4Q défilent à plusieurs reprises selon les schémas suivants :

• Les seize LED bicolores pour l’état QSFP passent du vert, de l’orange et de l’arrêt.

• Les voyants S0 et S1 passent au vert et s’éteignent.

• Le voyant d’état PTP RJ-45 en bas à gauche passe du vert, de l’orange et de l’arrêt.

• Le voyant d’état PTP RJ-45 en bas à droite passe au vert et s’éteint rapidement.

• Les voyants d’alarme passent de l’orange, du rouge et de l’arrêt.

Aucun.

Aucun. Ce test doit être exécuté manuellement.

Les voyants peuvent ne pas clignoter.

maxtop

Signale l’état du FPGA.

Affiche des informations sur l’état actuellement configuré du module FPGA et indique si le module est en fonctionnement. Vérifie que les opérations de base du pilote et de la liaison PCI Express FPGA fonctionnent correctement. Si cet utilitaire se termine avec une ou plusieurs erreurs, il est très peu probable que d’autres opérations FPGA fonctionnent.

Le résultat doit être similaire à celui illustré ci-dessous. Si cette sortie n’est pas affichée, il se peut qu’il y ait une défaillance critique dans l’environnement du logiciel de diagnostic ou que la liaison PCI Express vers le FPGA ne fonctionne pas.

MaxTop Tool 2015.1 Found 1 card(s) running MaxelerOS 2015.1 Card 0: QFX-PFA-4Q (P/N: 241124) S/N: 96362301684266423 Mem: 24GB Load average: 0.00, 0.00, 0.00 DFE %BUSY TEMP MAXFILE PID USER TIME COMMAND 0 0.0% - 2fcf249cc7... - - - -

ikon_snake

Permet une connectivité serpentine entre tous les canaux Ethernet 10 Gigabit.

Connecte le canal Rx de tous les 32 canaux Ethernet 10 Gigabit sur le module FPGA (interfaces QSFP) au canal Tx de la connexion voisine respective. Cela permet de tester les 32 canaux à l’aide d’une interface Ethernet 10 Gigabit, d’un générateur de paquets externe, de modules de bouclage en cuivre et d’un câble breakout QSFP <-> 4xSFP.

Après l’exécution de ce test, toutes les données Ethernet seront transférées après l’affichage du message ‘Snake tool loaded. hit 'enter' to exit.’ .

Une fois le test terminé, les données de paquets continuent d’être transférées jusqu’à ce qu’un autre utilitaire ou test Ethernet soit exécuté.

ikon_eth_util tous --digitalloopback

Permet le bouclage numérique sur toutes les interfaces Ethernet 10 Gigabit sur le réseau Permet une connectivité « serpent » entre tous les canaux Ethernet 10 Gigabit du module QFX-PFA-4Q.

Connecte le côté Rx de tous les 32x canaux Ethernet 10 Gigabit sur le module FPGA (QSFP) au côté Tx du même canal.

Après l’exécution de ce test, toutes les données Ethernet seront transférées comme décrit après l’affichage du message ‘running press return key to exit’ .

Une fois le test terminé, les données de paquets continuent d’être transférées jusqu’à ce qu’un autre utilitaire ou test Ethernet soit exécuté.

ikon_eth_util

Permet d’acheminer les données vers les ports QSFP du module QFX-PFA-4Q.

Permet aux données de transiter par les ports QSFP du module QFX-PFA-4Q du module QFX-PFA-4Q.

Après l’exécution de ce test, toutes les données Ethernet sont transmises comme décrit après l’affichage du message « en cours d’exécution, appuyez sur la touche retour pour quitter ».

Une fois le test terminé, les données de paquets continuent d’être transférées jusqu’à ce qu’un autre utilitaire ou test Ethernet soit exécuté.

maxnet -v link show

Dump les statistiques des paquets FPGA.

Affiche des statistiques sur les paquets envoyés et reçus sur toutes les liaisons (QSFP) à partir des cœurs IP MAC et PHY dans le FPGA. L’utilisation de l’option 'v' fournit une sortie détaillée.

Voici quelques points importants à noter :

• Les statistiques de paquets sont réinitialisées chaque fois que le FPGA Altera est reconfiguré ; c’est-à-dire lors de l’exécution de différentes applications qui utilisent le FPGA.

• L’outil n’affiche que les données pour les liaisons Ethernet incluses dans la conception FPGA. Ainsi, si le module FPGA n’a pas encore été configuré ou s’il est configuré avec une application qui n’utilise pas certaines des liaisons Ethernet, des détails de liaison réduits peuvent être affichés.

L’exemple de sortie pour une seule liaison Ethernet 10 Gigabit est le suivant :

MaxTop Tool 2015.1
Found 1 card(s) running MaxelerOS 2015.1
Card 0: QFX-PFA-4Q (P/N: 241124) S/N: 96362301684266423 Mem: 24GB

Load average: 0.00, 0.00, 0.00

DFE  %BUSY  TEMP   MAXFILE        PID    USER       TIME      COMMAND         
 0   0.0%   -      2fcf249cc7...  -      -          -         -               
    

host2mem I <nom_fichier> -o <nom_fichier> -t <DDR | QDR0 | QDRPARITY0 | QDR1 | QDRPARITY1>

Écrit puis lit des données arbitraires à partir de la SRAM QDR ou de la DRAM.

Fonctionne en diffusant le contenu d’un fichier binaire vers l’une des ressources mémoire du module QFX-PFA-4Q via le FPGA, puis renvoie les mêmes données de la mémoire vers un autre fichier.

Signale RÉUSSI ou ÉCHOUÉ selon que les données renvoyées correspondent ou non aux données d’entrée.

-- aide | -h

Imprimez l’utilisation et quittez.

-Je <input file>

Fichier de données d’entrée.

-o <output file>

Fichier de données de sortie.

-- essai | -t <nom du test>

Ressource de test. Reportez-vous à la section Tableau 13 pour plus d’informations sur les ressources.

-- verbeux | -v

Activez le mode détaillé.

DDR

DDR SDRAM

192 milliards

24 Go

QDR0

Données QDR0

16 milliards

32 Mo

QDRPARITY0

Bits de parité QDR0

2 B

4 Mo

QDR1

Données QDR1

16 milliards

32 Mo

QDRPARITY1

Bits de parité QDR1

2 B

4 Mo

0

DIMM3

63

64

DIMM4

127

128

DIMM6

191