Fournir un taux minimum garanti

Sur les interfaces Gigabit Ethernet IQ PIC, EQ DPC, MIC, MPC et IQ PIC channelisée, et sur les interfaces FRF.16 LSQ sur les PIC multiservices et services, vous pouvez configurer une bande passante garantie, également appelée ciR (Débit d’informations validée). Vous pouvez ainsi spécifier un taux garanti pour chaque interface logique. Le taux garanti est un minimum. Si l’excès de bande passante d’interface physique est disponible, l’interface logique reçoit plus que le débit garanti provisionné pour l’interface.

Vous ne pouvez pas provisionner la somme des tarifs garantis pour dépasser la bande passante de l’interface physique ou la bande passante de l’offre pour les interfaces LSQ. Si la somme des débits garantis dépasse la bande passante de l’interface ou de l’offre, l’opération de validation n’échoue pas, mais le logiciel diminue automatiquement les tarifs de sorte que la somme des taux garantis est égale à la bande passante de l’offre disponible.

Pour configurer un taux minimal garanti, procédez comme suit :

1. Incluez l’énoncé guaranteed-rate au niveau de la [edit class-of-service traffic-control-profile profile-name] hiérarchie :

   Sur les interfaces LSQ, vous pouvez configurer le taux garanti en pourcentage de 1 à 100.

   Sur les interfaces IQ et IQ2, vous pouvez configurer le débit garanti comme un débit absolu de 1 000 à 6 400 000 000 000 bps.

   Note:

   Pour les interfaces IQ canalisées et Gigabit Ethernet, les shaping-rate déclarations et guaranteed-rate sont mutuellement exclusives. Vous ne pouvez pas configurer certaines interfaces logiques pour utiliser un débit de mise en forme et d’autres pour utiliser un débit garanti. Cela signifie qu’il n’y a aucune garantie de service lorsque vous configurez un PIR. Pour ces interfaces, vous pouvez configurer un PIR ou un CIR, mais pas les deux.

   Cette restriction ne s’applique pas aux PIC Gigabit Ethernet IQ2 ou aux interfaces LSQ sur les PIC multiservices et services. Pour les interfaces LSQ et Gigabit Ethernet IQ2, vous pouvez configurer à la fois un PIR et un CIR sur une interface.

   Pour plus d’informations sur les PIC Gigabit Ethernet IQ2, consultez la présentation du CoS sur les PIC IQ2 améliorés.

2. Vous pouvez éventuellement baser le calcul de la mémoire tampon sur un taux de tampon de retard. Pour ce faire, incluez le niveau hiérarchique des delay-buffer-rate déclarations [edit class-of-service traffic-control-profiles profile-name] :

   Sur les interfaces LSQ, vous pouvez configurer le taux de retard-tampon en pourcentage de 1 à 100.

   Sur les interfaces IQ et IQ2, vous pouvez configurer le taux de retard et de mise en mémoire tampon comme un débit absolu de 1 000 à 6 400 000 000 bps.

   Le tampon de retard réel est basé sur les calculs décrits dans Gérer la congestion sur l’interface de sortie en configurant la taille de la mémoire tampon du planificateur. Pour obtenir un exemple montrant comment les taux de tampon de retard sont appliqués, voir Exemple : Fournir un taux minimum garanti.

   Si vous n’incluez pas l’instruction delay-buffer-rate , le calcul de la mise en mémoire tampon de retard est basé sur le taux garanti, le taux de mise en forme si aucun débit garanti n’est configuré, ou le taux de mise en forme à l’échelle si l’interface est sursouscrite.

   Si vous ne spécifiez pas de débit de mise en forme ou de débit garanti, l’interface logique reçoit un débit de mise en mémoire tampon et une bande passante minimale égale à quatre paquets de taille MTU.

   Vous pouvez configurer un débit pour la mémoire tampon de retard qui est supérieur au taux garanti. Cela peut être utile lorsque le flux de trafic peut ne pas nécessiter beaucoup de bande passante en général, mais dans certains cas, le trafic peut être plein et nécessite donc une grande mémoire tampon.

   La configuration de gros tampons sur des liaisons à vitesse relativement lente peut entraîner le vieillissement des paquets. Pour éviter ce problème, le logiciel exige que la somme des débits de tampon de retard soit inférieure ou égale à la vitesse du port. Cette restriction n’élimine pas la possibilité de vieillissement des paquets, vous devriez donc être prudent lorsque vous utilisez l’instruction delay-buffer-rate . Bien qu’une certaine quantité de mise en mémoire tampon supplémentaire puisse être souhaitable pour l’absorption des rafales, les taux de tampon de retard ne doivent pas dépasser de loin le taux de service de l’interface logique.

   Si vous configurez des débits de mise en mémoire tampon de retard pour que la somme dépasse la vitesse du port, le taux de tampon de retard configuré n’est pas implémenté pour la dernière interface logique que vous configurez. Au lieu de cela, cette interface logique reçoit un taux de tampon de retard de 0, et un message d’avertissement s’affiche dans la CLI. Si la bande passante devient disponible (en raison de la suppression ou de la désactivation d’une autre interface logique, ou d’une augmentation de la vitesse du port), le taux de tampon de retard configuré est réévalué et mis en œuvre si possible.

   Si le débit garanti d’une interface logique ne peut pas être mis en œuvre, cette interface logique reçoit un taux de mise en mémoire tampon de retard de 0, même si le taux de retard-tampon configuré est dans les limites de la vitesse de l’interface. Si à un moment ultérieur le taux garanti de l’interface logique peut être atteint, le taux de retard-tampon configuré est réévalué et si le taux de tampon de retard est dans la bande passante restante, il est mis en œuvre.

   Si une interface logique dispose d’un débit garanti configuré, toutes les autres interfaces logiques sur ce port qui n’ont pas de débit garanti configuré reçoivent un taux de tampon de retard de 0. En effet, l’absence de configuration de débit garanti correspond à un taux garanti de 0 et, par conséquent, à un taux de tampon de retard de 0.

3. Pour affecter un plan de planificateur à l’interface logique, incluez l’instruction scheduler-map au niveau de la [edit class-of-service traffic-control-profiles profile-name] hiérarchie :

   Pour plus d’informations sur la configuration des planificateurs et des cartes des planificateurs, voir Configuration des planificateurs et Configuration des cartes du planificateur.

4. Pour configurer des tampons de grande taille, incluez l’énoncé q-pic-large-buffer au niveau de la [edit chassis fpc slot-number pic pic-number] hiérarchie :

   Si vous n’incluez pas cette déclaration, la taille de la mémoire tampon de retard est plus restreinte. Pour plus d’informations, consultez La gestion de la congestion sur l’interface de sortie en configurant la taille de la mémoire tampon du planificateur.

5. Pour activer la planification sur les interfaces logiques, incluez l’énoncé per-unit-scheduler au niveau de la [edit interfaces interface-name] hiérarchie :

   Lorsque vous incluez cette déclaration, le nombre maximal de VLAN pris en charge est de 768 sur un seul port Gigabit Ethernet IQ PIC. Sur un gigabit Ethernet IQ PIC à deux ports, le nombre maximal est de 384.

6. Pour appliquer le profil de planification du trafic à l’interface logique, incluez l’instruction output-traffic-control-profile au niveau de la [edit class-of-service interfaces interface-name unit logical-unit-number] hiérarchie :

Le tableau 1 montre comment la bande passante et la mémoire tampon de retard sont allouées dans diverses configurations.

Tableau 1 : Allocations de bande passante et de tampon de retard par scénario de configuration

Scénario de configuration	Allocation des tampons de retard
Vous ne configurez pas un taux garanti. Vous ne configurez pas un taux de tampon de retard.	L’interface logique reçoit une bande passante minimale sans garantie et reçoit un tampon de retard minimal égal à 4 paquets de taille MTU.
Vous configurez un taux garanti. Vous ne configurez pas un taux de tampon de retard.	L’interface logique reçoit une bande passante égale au débit garanti et un tampon de retard basé sur le débit garanti. Le facteur multiplicatif dépend de l’ajout ou non de l’énoncé q-pic-large-buffer . Pour plus d’informations, consultez La gestion de la congestion sur l’interface de sortie en configurant la taille de la mémoire tampon du planificateur.
Vous configurez un taux garanti. Vous configurez un taux de mise en mémoire tampon de retard.	L’interface logique reçoit une bande passante égale au débit garanti et un tampon de retard basé sur le taux de tampon de retard. Le facteur multiplicatif dépend de l’ajout ou non de l’énoncé q-pic-large-buffer . Pour plus d’informations, consultez La gestion de la congestion sur l’interface de sortie en configurant la taille de la mémoire tampon du planificateur.