Planung der Router-Hardware-, PIC-, MIC- und MPC-Schnittstellenfamilien

Tabelle 1 vergleicht die PIC-, MIC- und MPC-Schnittstellenfamilien im Hinblick auf Planungsfunktionen oder -funktionen. Beachten Sie, dass diese Tabelle die Fähigkeit zur Ausführung der Funktion at the PIC, MIC, or MPC interface level und nicht unbedingt das System als Ganzes widerspiegelt.

In dieser Tabelle beziehen sich die OSE-PICs auf die 10-Gigabit-OSE-PICs mit 10 Ports (in einigen Handbüchern als 10-Gigabit-Ethernet-LAN/WAN-PICs mit SFP+ beschrieben).

Tabelle 1: Scheduling für die Router-Hardware und Schnittstellenfamilien im Vergleich

Planungsfunktion:	M320 und T-Serie	MIC- und MPC-Schnittstellen	IQ-PICs	IQ2 PICs	IQ2E PICs	OSE-PICs der T-Serie	Verbesserte IQ PICs
Planung pro Einheit	–	Ja, für EQ MPC	Ja	Ja	Ja	–	Ja
Formgebung physischer Ports und logischer Einheiten	–	Ja	–	Ja	Ja	–	Ja
Support für garantierte Rate oder Spitzenrate	–	Ja	–	Ja, unterstützt sowohl CIR als auch PIR auf derselben logischen Einheit.	Ja	Ja, auf Warteschlangenebene	Ja, an der logischen Einheit
Unterstützung bei Überschüssen	–	Ja	–	–	–	Ja	Ja, an der logischen Einheit
Unterstützung für gemeinsam genutzte Scheduler	–	–	–	Ja	Ja	–	–