层次结构 CoS 队列抖动减少
队列抖动作为最大队列数的一项功能
模块化接口卡 （MIC） 或模块化端口集中器 （MPC） 上的每个排队芯片都在内部托管一个 速率轮线程，该轮线程 可将 整形器积分 更新为每个计划层次结构级别可用的 整形程序 。在每个层次结构级别，此更新句点的长度确定计划中的两个关键特征：
队列在不丢弃的情况下传递数据包所需的最小缓冲区。
队列中遇到的 抖动 程度。
在每个层次结构级别上，速率轮更新周期的长度取决于为该节点级别启用的实体数量。由于信息流在 级别 5（队列）上排队，并安排到第 1 级 （端口），因此在第 5 级 启用的实体（队列）数量决定了在计划层次结构的其他级别启用的实体（逻辑接口、接口集或端口）的数量。通过扩展，为给定时间表节点层次结构启用的队列数量可确定所有层级的更新周期长度。因此，限制分层队列 MIC 或 MPC 支持的最大队列数可减少队列中的抖动。要配置每个层次结构队列 MIC 或 MPC 允许的最大队列数，请在[edit chassis fpc slot-number]层级包含max-queues语句。
默认层次排队 MIC 和 MPC 的最大队列数
MIC 或 MPC 上的 QX 芯片由两个对称的一半组成，每半部分支持最多 64 K 队列（每个 QX 芯片 128 K 队列）。带 XFP 和 MPC1_Q 线卡的双端口和 4 端口 10 千兆位以太网 MIC 有一个芯片组，最多可以支持 128 K 队列，分布在单个 QX 芯片的两个分区内。MPC2 Q 和 MPC2 EQ 线卡有两个芯片组，最多可以支持 256 K 队列，分布在两个 QX 芯片的四个分区内。
表 1 列出了默认支持的最大队列数以及每个层次结构队列 MIC 或 MPC 的相应速率车轮更新期。
路由器 型号 |
层次排队 MIC 或 MPC |
最大队列数 |
速率 车轮更新 期 |
|---|---|---|---|
MX5、 MX10、 MX40 和 MX80 模块化 |
带 XFP 的双端口 10 千兆位以太网 MIC 机箱基础板托管一个基于芯片组的数据包转发引擎进程，该进程可在独立模式下运行。单个 QX 芯片由两个分区组成，每个分区支持 64 K 的出口端口队列。 |
128 K |
1.6 毫秒 |
MX240、 MX480、 MX960、 MX2010 和 MX2020 |
MPC1 Q MPC1 Q 线卡托管一个基于芯片组的数据包转发引擎进程，该进程可在结构模式下运行。单个 QX 芯片由两个分区组成，每个分区支持 64 K 的出口端口队列。 |
128 K |
1.6 毫秒 |
| MPC2 Q MPC2 Q 线卡托管在结构模式下运行的两个基于芯片组的数据包转发引擎进程。两个 QX 芯片由四个分区组成，每个分区支持 64 K 的出口端口队列。 |
256 K |
1.6 毫秒 |
|
| MPC2 EQ MPC2 EQ 线卡托管在结构模式下运行的两个基于芯片组的数据包转发引擎进程。两个 QX 芯片由四个分区组成，每个分区支持 64 K 的出口端口队列。 |
256 K |
2.6 毫秒 |
您可以配置层次排队 MIC 和 MPC，以支持减少的最大队列数。这样可缩短 QX 芯片使用的速率轮更新周期，进而减少线卡上托管的出口接口的队列中的抖动。
整形速率粒度作为速率轮更新期的功能
减少 QX 芯片速率轮更新周期的长度，除了减少层次安排队列中的抖动外，还间接增加了整形粒度。
对于给定端口线速和计划层次结构级别，整形粒度是线卡支持队列数量所致，可执行最低整形程序信用大小和速率轮更新期的功能。
shaping granularity = minimum shaper credit size / rate wheel update period
表 2 显示了如何为非增强型层次结构队列 MIC 和 MPC 线卡计算整形粒度，其默认值用于最小整形器信用大小和速率轮更新期。
端口 类型 |
层次结构 级别 |
非增强型 排队 MIC 或 MPC 默认值 |
整形 粒度计算 |
|
|---|---|---|---|---|
最低 信用额度 |
更新 期 |
|||
1 Gbps 队列 |
级别 1 （端口），级别 4 （队列） |
|
|
|
级别 2、级别 3 |
|
|
|
|
10 Gbps 队列 |
级别 1 （端口），级别 4 （队列） |
|
|
|
级别 2、级别 3 |
|
|
|
|