Software de diagnóstico do Packet Flow Accelerator e outras concessionárias

Portas A

Interfaces xe-0/0/24 a xe-0/0/39 no mecanismo de encaminhamento de pacotes (PFE) do switch QFX5100-24Q-AA conectam-se às portas B no módulo FPGA no módulo de expansão QFX-PFA-4Q. As portas A exigem portas B correspondentes no módulo FPGA. Você pode gerenciar essas interfaces através do Junos OS.

Portas B

As portas Ethernet internas de 10 Gigabit se conectam ao módulo FPGA no módulo QFX-PFA-4Q, que depois se conectam às portas A no PFE do switch QFX5100-24Q-AA. A convenção de nomeação para essas portas é determinada pelo VM convidado. O VM convidado controla o módulo FPGA.

Portas C

Quatro portas Ethernet de 40 Gigabit voltadas para a frente no módulo QFX-PFA-4Q conectam-se ao módulo FPGA em execução no switch QFX5100-24Q-AA e nas portas F no switch QFX5100-24Q-AA. O VM convidado controla o módulo FPGA.

Portas D

Duas portas internas Ethernet de 10 Gigabit no mecanismo de encaminhamento de pacotes do switch QFX5100-24Q-AA conectam-se à NIC Ethernet no switch QFX5100-24Q-AA. A convenção de nomeação para essas portas é a mesma usada para as portas F. Você pode gerenciar essas portas através do Junos OS.

Portas F

Vinte e quatro portas Ethernet de 40 Gigabit voltadas para a frente no switch QFX5100-24Q-AA. Essas portas contêm um prefixo "et" quando estão no modo Ethernet de 40 Gigabits. Se você canalizar essas interfaces, o prefixo é "xe". Você pode gerenciar essas portas através do Junos OS.

Portas NIC

Interfaces internas xe-0/0/40 e xe-0/0/41 no switch QFX5100-24Q-AA conectam-se ao PFE para uso no VM convidado. As portas NIC executam as mesmas funções que qualquer outra porta NIC do Linux OS. As portas NIC não funcionam a menos que o módulo QFX-OS-4Q seja instalado.

FPGABasic

Testa a operação básica de FPGA.

Configura o FPGA e lê alguns registros simples no PCI Express.

Nenhum.

teste rápido e burn-in

Qualquer falha neste teste faz com que o ikondiag comando gere o status normal do teste e mensagens de erro e, em seguida, termine com outra mensagem de erro. Você não pode continuar os testes porque todos os testes dependem da funcionalidade testada por este.

Pcie

Verifica a funcionalidade e a estabilidade das transferências em massa de dados PCIe.

Volta repetidamente dados pseudo aleatórios gerados na CPU para o FPGA e depois de volta para a CPU. Os dados devolvidos são verificados na CPU.

-i <n> número de repetições (padrão = 1 teste rápido, 10.000 burn-in)

-j <n> tamanho da transferência individual em Mebibytes (padrão = 100 MiB).

teste rápido e burn-in

Este teste relata valores e compensações errôneas de dados na transferência de dados. Qualquer falha neste teste fará com que o comando ikondiag produza o status normal do teste e as mensagens de erro e, em seguida, termine com mais um erro. Você não pode continuar testando mais porque todos os testes dependem da funcionalidade testada por este teste.

DIMM

Verifica a funcionalidade de consulta do SPD e verifica se os DIMMs corretos estão instalados.

Lê dados do dispositivo DOSP em módulos DIMM, relata conteúdo e verifica valores errôneos e verifica:

• Dados de parte DO DIMM em relação aos dados de parte esperados.

• A temperatura do ELEP está na faixa de operação nominal.

Nenhum.

teste rápido e burn-in

Se algum valor for inesperado, o teste relata valores errôneos e fornece valores e intervalos esperados.

DRAMMemory

Testa a funcionalidade de transferência de dados e a estabilidade dos dispositivos de memória DRAM conectados ao FPGA.

• Verifique se os PHYs são inicializados corretamente.

• Faz repetidamente as seguintes tarefas:

  • Escreve à memória do FPGA

    • Cada um passa dados de switches entre: zeros, uns, contador, aleatórios, zeros, aleatórios, uns, aleatórios.

  • Loops de memória de volta dentro do FPGA (leitura e gravação simultâneas).

  • Verifica a memória do FPGA

-i <n> variar o número de iterações) padrão = 1 para teste rápido, 500 para burn-in)

teste rápido e burn-in

Este teste relata o número de erros durante a verificação. O número de erros é especificado como um número acumulado de erros por byte-lane e módulo DIMM.

QSFPEthernet

Verifica a funcionalidade dos links Ethernet (QSFP).

Gera, recebe e verifica se os quadros Ethernet estão na taxa de linha por meio do módulo FPGA. O conteúdo e os comprimentos dos pacotes consistem em dados pseudo-aleatórios.

Durante a operação, as conexões QSFP são canalizadas para usar a Ethernet de 10 Gigabit com todos os 32 canais Ethernet operando em paralelo no modo full duplex.

-i <n> número variado de iterações (padrão = 1.000 para teste rápido, 1e9 para burn-in)

teste rápido e burn-in

Se o número de pacotes enviados ou recebidos corretamente for verificado como não sendo igual, este teste é considerado uma falha e as discrepâncias entre essas quantidades são relatadas. Este teste falha se as conexões Ethernet externas não estiverem configuradas para loopback.

QSFPI2C

Verifique se há acesso aos quatro módulos QSFP localizados na frente do módulo QFX-PFA-4Q.

Realiza leituras de registros nos módulos I2C e verifica se os resultados são os esperados. Para que este teste seja aprovado, a mídia QSFP deve ser inserida nas quatro portas do módulo QFX-PFA-4Q. Qualquer tipo de mídia externa pode ser usada (por exemplo, cabos DAC, loopback de cobre, módulos e módulos ópticos).

Nenhum.

teste rápido e burn-in

Este teste falha se não conseguir detectar a presença de um módulo QSFP ou se os valores que ele lê de volta forem inesperados.

Stress

Exerce todos os E/S de alta velocidade em paralelo.

Exerça todos os E/S de alta velocidade anexados ao FPGA em paralelo, incluindo:

• DRAM

• QDR

• Ethernet

Cada subsistema de teste é exercido de forma semelhante aos testes individuais descritos anteriormente.

-i <n> número variado de iterações) padrão = 1 para teste rápido, 1.000 para burn-in)

teste rápido e burn-in

Se algum subsistema falhar, o teste será interrompido. O primeiro subsistema detectado com falha foi relatado.

PTP

Verifica a funcionalidade de vários recursos de sincronização de tempo conectados ao FPGA do módulo QFX-PFA-4Q.

Realiza vários testes na funcionalidade de sincronização de tempo do módulo QFX-BLUETOOTH-4Q.

Os subestações cobertos por este teste incluem:

• Verificação das comunicações anexadas ao PFE.

• Teste do PTP PHY

  • Configuração básica.

  • Linha de interrupção anexada à FPGA.

  • Loopback Ethernet de 1 Gigabit (requer mídia de loopback externa).

  • Geradores de relógio relacionados à sincronização de tempo do módulo QFX-AMSTERDAM-4Q e roteamento de feedback.

  • Porta UART toD (requer mídia de loop back externa).

Nenhum.

teste rápido e burn-in

Uma falha em qualquer um dos subsistemas acima faz com que todo o teste falhe e gera um relatório no final do teste que indica o status de aprovação e reprovação dos sub-testes.

./run_ptp_test

Verifica a funcionalidade de vários recursos de sincronização de tempo conectados à FPGA do módulo QFX-PFA-4Q.

Realiza vários testes na funcionalidade de sincronização de tempo do módulo QFX-PFA-4Q.

Os sub-testes cobertos por este teste incluem:

• Verificação das comunicações anexadas ao PFE.

• Teste do PTP PHY

  • Configuração básica.

  • Linha de interrupção anexada à FPGA.

  • Loop-back Ethernet de 1 Gigabith (requer mídia de loop back externa).

  • Geradores de relógio relacionados à sincronização de tempo do módulo QFX-AMSTERDAM-4Q e roteamento de feedback.

  • Porta UART toD (requer mídia de loop back externa).

Nenhum.

Nenhum. Este teste deve ser executado manualmente.

Uma falha em qualquer um dos subsistemas acima faz com que todo o teste falhe e gera um relatório no final do teste que indica o status de aprovação e reprovação dos sub-testes.

ikon_led_toggle

Pisca os LEDs no módulo QFX-PFA-4Q para inspeção visual.

Os LEDs a seguir no módulo QFX-PFA-4Q passarão repetidamente pelos seguintes padrões:

• Os dezesseis LEDs bicolores para o ciclo de status do QSFP por meio de verde, laranja e off.

• Os LEDs S0 e S1 passam por um ciclo verde e desativado.

• Ciclos de LED de status RJ-45 PTP no canto inferior esquerdo por meio de verde, laranja e off.

• Ciclos de LED de status RJ-45 PTP de canto inferior direito através do verde e off rapidamente.

• Os LEDs de alarme passam por laranja, vermelho e desativado.

Nenhum.

Nenhum. Este teste deve ser executado manualmente.

Os LEDs podem não piscar.

maxtop

Relata o status do FPGA.

Exibe informações sobre o status configurado atualmente do módulo FPGA e se o módulo está em operação. Verificações para garantir que as operações básicas de driver e link FPGA PCI Express estejam funcionando corretamente. Se este utilitário sair com(s) erro(s), é muito improvável que outras operações de FPGA funcionem.

A saída deve ser semelhante à mostrada abaixo. Se essa saída não for mostrada, pode haver uma falha crítica no ambiente do software de diagnóstico ou o link PCI Express para o FPGA não for funcional.

MaxTop Tool 2015.1 Found 1 card(s) running MaxelerOS 2015.1 Card 0: QFX-PFA-4Q (P/N: 241124) S/N: 96362301684266423 Mem: 24GB Load average: 0.00, 0.00, 0.00 DFE %BUSY TEMP MAXFILE PID USER TIME COMMAND 0 0.0% - 2fcf249cc7... - - - -

ikon_snake

Permite a conectividade entre todos os canais Ethernet de 10 Gigabit.

Conecta o canal Rx de todos os canais Ethernet de 32 x 10 Gigabit no módulo FPGA (interfaces QSFP) ao canal Tx da respectiva conexão vizinha. Isso permite que todos os 32 canais sejam testados usando apenas um gerador de pacotes externos de interface Ethernet de 10 Gigabits, módulos de loopback de cobre e um cabo de separação QSFP <-> 4xSFP.

Após a emissão deste teste, todos os dados da Ethernet serão encaminhados após a exibição da mensagem ‘Snake tool loaded. hit 'enter' to exit.’ .

Após o término do teste, os dados do pacote continuam a ser encaminhados até que outro utilitário ou teste da Ethernet seja executado.

ikon_eth_util tudo --digitalloopback

Permite o loopback digital em todas as interfaces Ethernet de 10 Gigabits na conectividade "cobra" entre todos os canais Ethernet de módulo QFX-PFA-4Q de 10 Gigabits.

Conecta o lado Rx de todos os canais Ethernet de 32x 10 Gigabit no módulo FPGA (QSFP) ao lado Tx do mesmo canal.

Após a emissão deste teste, todos os dados da Ethernet serão encaminhados conforme descrito após a exibição da mensagem ‘running press return key to exit’ .

Após o término do teste, os dados do pacote continuam a ser encaminhados até que outro utilitário ou teste da Ethernet seja executado.

ikon_eth_util

Permite que os dados passem pelas portas QSFP do módulo QFX-PFA-4Q.

Permite que os dados passem pelas portas QSFP do módulo QFX-PFA-4Q no módulo QFX-PFA-4Q.

Após a emissão deste teste, todos os dados da Ethernet são encaminhados conforme descrito após a mensagem " executando a chave de retorno da imprensa para a saída " ser exibida.

Após o término do teste, os dados do pacote continuarão a ser encaminhados até que outro utilitário ou teste da Ethernet seja executado.

maxnet -v link show

Despejos de estatísticas de pacotes FPGA.

Exibe estatísticas sobre pacotes enviados e recebidos em todos os links (QSFP) dos núcleos DE IP MAC e PHY no FPGA. Usar a opção "v" oferece saída verbosa.

Aqui estão alguns itens importantes a observar:

• As estatísticas de pacotes são redefinidas sempre que o Altera FPGA é reconfigurado; ou seja, ao executar diferentes aplicativos que fazem uso do FPGA.

• A ferramenta exibe apenas dados para links Ethernet que estão incluídos no projeto FPGA. Como tal, se o módulo FPGA ainda não tiver sido configurado, ou estiver configurado com um aplicativo que não usa alguns dos links Ethernet, detalhes reduzidos do link podem ser exibidos.

A saída de amostra para um único link Ethernet de 10 Gigabits é a seguinte:

MaxTop Tool 2015.1
Found 1 card(s) running MaxelerOS 2015.1
Card 0: QFX-PFA-4Q (P/N: 241124) S/N: 96362301684266423 Mem: 24GB

Load average: 0.00, 0.00, 0.00

DFE  %BUSY  TEMP   MAXFILE        PID    USER       TIME      COMMAND         
 0   0.0%   -      2fcf249cc7...  -      -          -         -               
    

host2mem I <filename> -o <filename> -t <DDR | QDR0 | QDRPARITY0 | QDR1 | QDRPARITY1>

Escreve e lê dados arbitrários da QDR SRAM ou DRAM.

Opera transmitindo o conteúdo de um arquivo binário para um dos recursos de memória no módulo QFX-PFA-4Q através do FPGA e, em seguida, transmite os mesmos dados de volta da memória para outro arquivo.

Os relatórios passaram ou falharam dependendo se os dados devolvidos correspondem aos dados de entrada.

ajuda | -h

Imprima o uso e a saída.

-eu <input file>

Arquivo de dados de entrada.

-o <output file>

Arquivo de dados de saída.

teste | -t <esta nome>

Testar recursos. Veja Tabela 13 informações sobre os recursos.

verboso | -v

Habilite o modo verbose.

DDR

DDR SDRAM

192 B

24 GB

QDR0

Dados QDR0

16 B

32 MB

QDRPARITY0

Bits de paridade QDR0

2 B

4 MB

QDR1

Dados do QDR1

16 B

32 MB

QDRPARITY1

Bits de paridade QDR1

2 B

4 MB

0

DIMM3

63

64

DIMM4

127

128

DIMM6

191